ALTERA EP610DC-30

表面安装

NO

终端数量

24

Supply Voltage-Max

5.25 V

Risk Rank

8.66

Part Package Code

DIP

Ihs Manufacturer

ALTERA CORP

Number of I/O Lines

16

Part Life Cycle Code

Obsolete

Manufacturer

Altera Corporation

Package Shape

RECTANGULAR

Package Code

DIP

Clock Frequency-Max

33.3 MHz

Manufacturer Part Number

EP610DC-30

Rohs Code

无

Operating Temperature-Max

70 °C

Supply Voltage-Min

4.75 V

Reflow Temperature-Max (s)

未说明

Supply Voltage-Nom

5 V

Package Equivalence Code

DIP24,.3

Package Body Material

CERAMIC, GLASS-SEALED

Package Style

IN-LINE

Package Description

WINDOWED, CERDIP-24

JESD-609代码

e0

无铅代码

无

ECCN 代码

EAR99

端子表面处理

Tin/Lead (Sn/Pb)

附加功能

MACROCELLS INTERCONNECTED BY GLOBAL BUS; 16 MACROCELLS; 2 EXTERNAL CLOCKS

HTS代码

8542.39.00.01

子类别

可编程逻辑器件

技术

CMOS

端子位置

DUAL

终端形式

THROUGH-HOLE

峰值回流焊温度（摄氏度）

未说明

端子间距

2.54 mm

Reach合规守则

unknown

引脚数量

24

JESD-30代码

R-GDIP-T24

输出的数量

16

资历状况

不合格

电源

5 V

温度等级

COMMERCIAL

传播延迟

32 ns

建筑学

PAL-TYPE

输入数量

20

组织结构

4 DEDICATED INPUTS, 16 I/O

可编程逻辑类型

UV PLD

输出功能

MACROCELL

专用输入数量

4

产品条款数量

160