注:图像仅供参考,请参阅产品规格
技术文档
型号
EPM5130JC-2
品牌
ALTERA
utmel 编号
117-EPM5130JC-2
商品类别
无类别的
封装
--
交货地
大陆
交期(工作日)
立即发货
ROHS
ECAD
简介
Complex Erasable Programmable Logic Device, 128 Cell, 45ns, 84 Pin, Ceramic, PLCC
起订量
1最小包装量--
请发送询价,我们将立即回复。
EPM5130JC-2详情
技术参数
ALTERA EPM5130JC-2重要参数规格及、参数值,及相似型号如下:
表面安装
YES
终端数量
84
Clock Frequency-Max
40 MHz
Ihs Manufacturer
ALTERA CORP
Manufacturer
Altera Corporation
Manufacturer Part Number
Number of I/O Lines
48
Operating Temperature-Max
70 °C
Package Body Material
CERAMIC, METAL-SEALED COFIRED
Package Code
WQCCJ
Package Description
WQCCJ, LDCC84,1.2SQ
Package Equivalence Code
LDCC84,1.2SQ
Package Shape
SQUARE
Package Style
CHIP CARRIER, WINDOW
Part Life Cycle Code
Obsolete
Part Package Code
LCC
Reflow Temperature-Max (s)
未说明
Risk Rank
5.75
Rohs Code
无
Supply Voltage-Max
5.25 V
Supply Voltage-Min
4.75 V
Supply Voltage-Nom
5 V
JESD-609代码
e0
ECCN 代码
EAR99
端子表面处理
Tin/Lead (Sn/Pb)
附加功能
LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
HTS代码
8542.39.00.01
子类别
可编程逻辑器件
技术
CMOS
端子位置
QUAD
终端形式
J BEND
峰值回流焊温度(摄氏度)
220
端子间距
1.27 mm
Reach合规守则
unknown
引脚数量
JESD-30代码
S-CQCC-J84
资历状况
不合格
电源
温度等级
COMMERCIAL
传播延迟
45 ns
组织结构
19 DEDICATED INPUTS, 48 I/O
座位高度-最大
5.08 mm
可编程逻辑类型
UV PLD
输出功能
MACROCELL
宏细胞数
128
JTAG BST
NO
专用输入数量
19
系统内可编程
长度
29.21 mm
宽度
EPM5130JC-2拓展信息
公司资质
购物车 (0件产品)