Intel DPLD910-15

表面安装

NO

终端数量

40

RoHS

Non-Compliant

Package Description

WDIP, DIP40,.6

Package Style

IN-LINE, WINDOW

Package Body Material

CERAMIC, GLASS-SEALED

Package Equivalence Code

DIP40,.6

Supply Voltage-Nom

5 V

Reflow Temperature-Max (s)

未说明

Supply Voltage-Min

4.75 V

Operating Temperature-Max

70 °C

Rohs Code

无

Manufacturer Part Number

DPLD910-15

Clock Frequency-Max

45.4 MHz

Package Code

WDIP

Package Shape

RECTANGULAR

Manufacturer

Intel Corporation

Part Life Cycle Code

Obsolete

Number of I/O Lines

24

Ihs Manufacturer

INTEL CORP

Supply Voltage-Max

5.25 V

Risk Rank

5.91

Part Package Code

DIP

JESD-609代码

e0

端子表面处理

Tin/Lead (Sn/Pb)

附加功能

PAL WITH MACROCELLS; 24 MACROCELLS; 2 EXTERNAL CLOCKS; ASYNCHRONOUS CLOCKS

HTS代码

8542.39.00.01

子类别

可编程逻辑器件

技术

CMOS

端子位置

DUAL

终端形式

THROUGH-HOLE

峰值回流焊温度（摄氏度）

未说明

端子间距

2.54 mm

Reach合规守则

compliant

引脚数量

40

JESD-30代码

R-GDIP-T40

输出的数量

24

资历状况

不合格

电源

5 V

温度等级

COMMERCIAL

传播延迟

18 ns

建筑学

PAL-TYPE

输入数量

36

组织结构

12 DEDICATED INPUTS, 24 I/O

座位高度-最大

5.72 mm

可编程逻辑类型

UV PLD

输出功能

MACROCELL

专用输入数量

12

产品条款数量

240

宽度

15.24 mm

长度

52.325 mm