Intel Corporation P85C224-80

表面安装

NO

终端数量

24

Supply Voltage-Nom

5 V

Supply Voltage-Min

4.75 V

Supply Voltage-Max

5.25 V

Package Style

IN-LINE

Package Shape

RECTANGULAR

Package Equivalence Code

DIP24,.3

Package Code

DIP

Package Body Material

PLASTIC/EPOXY

Operating Temperature-Max

70 °C

Number of I/O Lines

8

Clock Frequency-Max

80 MHz

Package Description

DIP, DIP24,.3

Part Package Code

DIP

Ihs Manufacturer

INTEL CORP

Part Life Cycle Code

Obsolete

Rohs Code

无

JESD-609代码

e0

端子表面处理

锡铅

附加功能

PAL WITH MACROCELLS; 8 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK

HTS代码

8542.39.00.01

端子位置

DUAL

终端形式

THROUGH-HOLE

端子间距

2.54 mm

Reach合规守则

compliant

引脚数量

24

JESD-30代码

R-PDIP-T24

输出的数量

8

资历状况

不合格

温度等级

COMMERCIAL

传播延迟

12 ns

建筑学

PAL-TYPE

输入数量

22

组织结构

13 DEDICATED INPUTS, 8 I/O

座位高度-最大

4.32 mm

可编程逻辑类型

OT PLD

输出功能

MACROCELL

专用输入数量

13

产品条款数量

72

宽度

7.62 mm

长度

31.61 mm