Renesas CA3240AE1

表面安装

NO

终端数量

14

Package Description

DIP, DIP14,.3

Package Style

IN-LINE

Package Body Material

PLASTIC/EPOXY

Package Equivalence Code

DIP14,.3

Operating Temperature-Min

-40 °C

Slew Rate-Nom

7 V/us

Operating Temperature-Max

85 °C

Rohs Code

无

Manufacturer Part Number

CA3240AE1

Supply Voltage-Nom (Vsup)

15 V

Package Code

DIP

Package Shape

RECTANGULAR

Manufacturer

Harris Semiconductor

Part Life Cycle Code

Transferred

Ihs Manufacturer

HARRIS SEMICONDUCTOR

Common-mode Reject Ratio-Nom

90 dB

Risk Rank

5.78

Neg Supply Voltage Limit-Max

-18 V

JESD-609代码

e0

ECCN 代码

EAR99

端子表面处理

Tin/Lead (Sn/Pb)

HTS代码

8542.33.00.01

子类别

运算放大器

技术

BIMOS

端子位置

DUAL

终端形式

THROUGH-HOLE

功能数量

2

端子间距

2.54 mm

Reach合规守则

unknown

JESD-30代码

R-PDIP-T14

资历状况

不合格

电源

5/+-15 V

温度等级

INDUSTRIAL

电源电流-最大值

12 mA

建筑学

VOLTAGE-FEEDBACK

放大器类型

OPERATIONAL AMPLIFIER

负电源电压(Vsup)

-15 V

统一增益 BW-（标准值）

4500 kHz

低偏移

NO

频率补偿

YES

电源电压限制-最大值

18 V

低偏压

YES

最大偏置电流 (IIB) @25C

0.00004 µA

输入失调电压-最大值

5000 µV

电压增益 - 最小值

20000

共模拒绝率-最小值

70 dB