注:图像仅供参考,请参阅产品规格
技术文档
型号
K4J10324QD-HC12
品牌
Samsung
utmel 编号
2107-K4J10324QD-HC12
商品类别
无类别的
封装
--
交货地
大陆
交期(工作日)
立即发货
ROHS
ECAD
简介
DDR DRAM, 32MX32, 0.23ns, CMOS, PBGA136
起订量
1最小包装量--
请发送询价,我们将立即回复。
K4J10324QD-HC12详情
技术参数
Samsung K4J10324QD-HC12重要参数规格及、参数值,及相似型号如下:
表面安装
YES
终端数量
136
Package Description
FBGA, BGA136,12X17,32
Package Style
GRID ARRAY, FINE PITCH
Moisture Sensitivity Levels
3
Number of Words Code
32000000
Package Body Material
PLASTIC/EPOXY
Package Equivalence Code
BGA136,12X17,32
Reflow Temperature-Max (s)
未说明
Access Time-Max
0.23 ns
Rohs Code
有
Manufacturer Part Number
Clock Frequency-Max (fCLK)
800 MHz
Number of Words
33554432 words
Supply Voltage-Nom (Vsup)
1.8 V
Package Code
FBGA
Package Shape
RECTANGULAR
Manufacturer
三星半导体
Part Life Cycle Code
Obsolete
Ihs Manufacturer
SAMSUNG SEMICONDUCTOR INC
Risk Rank
5.82
JESD-609代码
e1
无铅代码
端子表面处理
Tin/Silver/Copper (Sn/Ag/Cu)
子类别
DRAMs
技术
CMOS
端子位置
BOTTOM
终端形式
BALL
峰值回流焊温度(摄氏度)
260
端子间距
0.8 mm
JESD-30代码
R-PBGA-B136
资历状况
不合格
电源
电源电流-最大值
0.78 mA
组织结构
32MX32
输出特性
3-STATE
内存宽度
32
待机电流-最大值
0.085 A
记忆密度
1073741824 bit
I/O类型
COMMON
内存IC类型
DDR DRAM
刷新周期
8192
顺序突发长度
4,8
交错突发长度
达到SVHC
compliant
K4J10324QD-HC12拓展信息
公司资质
购物车 (0件产品)